

**NORME
INTERNATIONALE
INTERNATIONAL
STANDARD**

**CEI
IEC**

60749-26

Deuxième édition
Second edition
2006-07

**Dispositifs à semiconducteurs –
Méthodes d'essais mécaniques
et climatiques –**

**Partie 26:
Essai de sensibilité aux décharges
électrostatiques (DES) –
Modèle du corps humain (HBM)**

**Semiconductor devices –
Mechanical and climatic test methods –**

**Part 26:
Electrostatic discharge (ESD)
sensitivity testing –
Human body model (HBM)**



Numéro de référence
Reference number
CEI/IEC 60749-26:2006

Numérotation des publications

Depuis le 1er janvier 1997, les publications de la CEI sont numérotées à partir de 60000. Ainsi, la CEI 34-1 devient la CEI 60034-1.

Editions consolidées

Les versions consolidées de certaines publications de la CEI incorporant les amendements sont disponibles. Par exemple, les numéros d'édition 1.0, 1.1 et 1.2 indiquent respectivement la publication de base, la publication de base incorporant l'amendement 1, et la publication de base incorporant les amendements 1 et 2.

Informations supplémentaires sur les publications de la CEI

Le contenu technique des publications de la CEI est constamment revu par la CEI afin qu'il reflète l'état actuel de la technique. Des renseignements relatifs à cette publication, y compris sa validité, sont disponibles dans le Catalogue des publications de la CEI (voir ci-dessous) en plus des nouvelles éditions, amendements et corrigenda. Des informations sur les sujets à l'étude et l'avancement des travaux entrepris par le comité d'études qui a élaboré cette publication, ainsi que la liste des publications parues, sont également disponibles par l'intermédiaire de:

- **Site web de la CEI (www.iec.ch)**
- **Catalogue des publications de la CEI**

Le catalogue en ligne sur le site web de la CEI (www.iec.ch/searchpub) vous permet de faire des recherches en utilisant de nombreux critères, comprenant des recherches textuelles, par comité d'études ou date de publication. Des informations en ligne sont également disponibles sur les nouvelles publications, les publications remplacées ou retirées, ainsi que sur les corrigenda.

- **IEC Just Published**

Ce résumé des dernières publications parues (www.iec.ch/online_news/justpub) est aussi disponible par courrier électronique. Veuillez prendre contact avec le Service client (voir ci-dessous) pour plus d'informations.

- **Service clients**

Si vous avez des questions au sujet de cette publication ou avez besoin de renseignements supplémentaires, prenez contact avec le Service clients:

Email: custserv@iec.ch
Tél: +41 22 919 02 11
Fax: +41 22 919 03 00

Publication numbering

As from 1 January 1997 all IEC publications are issued with a designation in the 60000 series. For example, IEC 34-1 is now referred to as IEC 60034-1.

Consolidated editions

The IEC is now publishing consolidated versions of its publications. For example, edition numbers 1.0, 1.1 and 1.2 refer, respectively, to the base publication, the base publication incorporating amendment 1 and the base publication incorporating amendments 1 and 2.

Further information on IEC publications

The technical content of IEC publications is kept under constant review by the IEC, thus ensuring that the content reflects current technology. Information relating to this publication, including its validity, is available in the IEC Catalogue of publications (see below) in addition to new editions, amendments and corrigenda. Information on the subjects under consideration and work in progress undertaken by the technical committee which has prepared this publication, as well as the list of publications issued, is also available from the following:

- **IEC Web Site (www.iec.ch)**
- **Catalogue of IEC publications**

The on-line catalogue on the IEC web site (www.iec.ch/searchpub) enables you to search by a variety of criteria including text searches, technical committees and date of publication. On-line information is also available on recently issued publications, withdrawn and replaced publications, as well as corrigenda.

- **IEC Just Published**

This summary of recently issued publications (www.iec.ch/online_news/justpub) is also available by email. Please contact the Customer Service Centre (see below) for further information.

- **Customer Service Centre**

If you have any questions regarding this publication or need further assistance, please contact the Customer Service Centre:

Email: custserv@iec.ch
Tel: +41 22 919 02 11
Fax: +41 22 919 03 00

**NORME
INTERNATIONALE
INTERNATIONAL
STANDARD**

**CEI
IEC**

60749-26

Deuxième édition
Second edition
2006-07

**Dispositifs à semiconducteurs –
Méthodes d'essais mécaniques
et climatiques –**

**Partie 26:
Essai de sensibilité aux décharges
électrostatiques (DES) –
Modèle du corps humain (HBM)**

**Semiconductor devices –
Mechanical and climatic test methods –**

**Part 26:
Electrostatic discharge (ESD)
sensitivity testing –
Human body model (HBM)**

© IEC 2006 Droits de reproduction réservés — Copyright - all rights reserved

Aucune partie de cette publication ne peut être reproduite ni utilisée sous quelque forme que ce soit et par aucun procédé, électronique ou mécanique, y compris la photocopie et les microfilms, sans l'accord écrit de l'éditeur.

No part of this publication may be reproduced or utilized in any form or by any means, electronic or mechanical, including photocopying and microfilm, without permission in writing from the publisher.

International Electrotechnical Commission, 3, rue de Varembe, PO Box 131, CH-1211 Geneva 20, Switzerland
Telephone: +41 22 919 02 11 Telefax: +41 22 919 03 00 E-mail: inmail@iec.ch Web: www.iec.ch



Commission Electrotechnique Internationale
International Electrotechnical Commission
Международная Электротехническая Комиссия

CODE PRIX
PRICE CODE

N

*Pour prix, voir catalogue en vigueur
For price, see current catalogue*

SOMMAIRE

AVANT-PROPOS.....	4
1 Domaine d'application.....	8
2 Références normatives.....	8
3 Termes et définitions.....	8
4 Appareillage.....	10
4.1 Générateur de forme de DES du HBM.....	10
4.2 Appareil de vérification de la forme d'onde.....	10
5 Exigences de forme d'onde de courant du HBM.....	14
5.1 Généralités.....	14
5.2 Qualification et vérification de la forme d'onde.....	18
6 Considérations relatives à l'évaluation spécifique des dispositifs.....	18
6.1 Taille de l'échantillon et conditions d'essai.....	18
6.2 Broche du cas le plus défavorable ou carte de qualification standard.....	18
7 Procédure de classification.....	22
7.1 Exigences pour les dispositifs.....	22
7.2 Sélection des dispositifs.....	22
7.3 Caractérisation des dispositifs.....	22
7.4 Niveaux de contrainte des dispositifs.....	22
7.5 Combinaisons de broches.....	22
7.6 Ordre des essais.....	24
8 Critères de défaillance.....	24
9 Critères de classification.....	24
10 Résumé.....	25
Figure 1 – Équivalent au générateur de forme d'onde de DES du HBM.....	12
Figure 2 – Forme d'onde de courant type.....	16
Figure 3 – Forme d'onde de courant type à travers une résistance de 500 Ω.....	18
Tableau 1 – Spécification de formes d'onde.....	14
Tableau 2 – Combinaisons de broches pour circuits intégrés.....	24

CONTENTS

FOREWORD.....	5
1 Scope.....	9
2 Normative references	9
3 Terms and definitions	9
4 Equipment.....	11
4.1 HBM ESD waveform generator	11
4.2 Waveform verification equipment.....	11
5 HBM current waveform requirements.....	15
5.1 General.....	15
5.2 Waveform qualification and verification	19
6 Device specific evaluation considerations.....	19
6.1 Sample size and test conditions	19
6.2 Worst-case pin or standard qualification board.....	19
7 Test procedure for classification	23
7.1 Device requirements	23
7.2 Device selection	23
7.3 Device characterisation	23
7.4 Device stress levels	23
7.5 Pin combinations.....	23
7.6 Order of test.....	25
8 Failure criteria	25
9 Classification criteria	25
10 Summary.....	26
Figure 1 – HBM ESD waveform generator equivalent.....	13
Figure 2 – Typical current waveforms	17
Figure 3 – Typical current waveform through a 500 Ω resistor.....	19
Table 1 – Waveform specification	15
Table 2 – Pin combinations for integrated circuits.....	25

COMMISSION ÉLECTROTECHNIQUE INTERNATIONALE

DISPOSITIFS À SEMICONDUCTEURS – MÉTHODES D'ESSAIS MÉCANIQUES ET CLIMATIQUES –

Partie 26: Essai de sensibilité aux décharges électrostatiques (DES) – Modèle du corps humain (HBM)

AVANT-PROPOS

- 1) La Commission Electrotechnique Internationale (CEI) est une organisation mondiale de normalisation composée de l'ensemble des comités électrotechniques nationaux (Comités nationaux de la CEI). La CEI a pour objet de favoriser la coopération internationale pour toutes les questions de normalisation dans les domaines de l'électricité et de l'électronique. A cet effet, la CEI – entre autres activités – publie des Normes internationales, des Spécifications techniques, des Rapports techniques, des Spécifications accessibles au public (PAS) et des Guides (ci-après dénommés "Publication(s) de la CEI"). Leur élaboration est confiée à des comités d'études, aux travaux desquels tout Comité national intéressé par le sujet traité peut participer. Les organisations internationales, gouvernementales et non gouvernementales, en liaison avec la CEI, participent également aux travaux. La CEI collabore étroitement avec l'Organisation Internationale de Normalisation (ISO), selon des conditions fixées par accord entre les deux organisations.
- 2) Les décisions ou accords officiels de la CEI concernant les questions techniques représentent, dans la mesure du possible, un accord international sur les sujets étudiés, étant donné que les Comités nationaux de la CEI intéressés sont représentés dans chaque comité d'études.
- 3) Les Publications de la CEI se présentent sous la forme de recommandations internationales et sont agréées comme telles par les Comités nationaux de la CEI. Tous les efforts raisonnables sont entrepris afin que la CEI s'assure de l'exactitude du contenu technique de ses publications; la CEI ne peut pas être tenue responsable de l'éventuelle mauvaise utilisation ou interprétation qui en est faite par un quelconque utilisateur final.
- 4) Dans le but d'encourager l'uniformité internationale, les Comités nationaux de la CEI s'engagent, dans toute la mesure possible, à appliquer de façon transparente les Publications de la CEI dans leurs publications nationales et régionales. Toutes divergences entre toutes Publications de la CEI et toutes publications nationales ou régionales correspondantes doivent être indiquées en termes clairs dans ces dernières.
- 5) La CEI n'a prévu aucune procédure de marquage valant indication d'approbation et n'engage pas sa responsabilité pour les équipements déclarés conformes à une de ses Publications.
- 6) Tous les utilisateurs doivent s'assurer qu'ils sont en possession de la dernière édition de cette publication.
- 7) Aucune responsabilité ne doit être imputée à la CEI, à ses administrateurs, employés, auxiliaires ou mandataires, y compris ses experts particuliers et les membres de ses comités d'études et des Comités nationaux de la CEI, pour tout préjudice causé en cas de dommages corporels et matériels, ou de tout autre dommage de quelque nature que ce soit, directe ou indirecte, ou pour supporter les coûts (y compris les frais de justice) et les dépenses découlant de la publication ou de l'utilisation de cette Publication de la CEI ou de toute autre Publication de la CEI, ou au crédit qui lui est accordé.
- 8) L'attention est attirée sur les références normatives citées dans cette publication. L'utilisation de publications référencées est obligatoire pour une application correcte de la présente publication.
- 9) L'attention est attirée sur le fait que certains des éléments de la présente Publication de la CEI peuvent faire l'objet de droits de propriété intellectuelle ou de droits analogues. La CEI ne saurait être tenue pour responsable de ne pas avoir identifié de tels droits de propriété et de ne pas avoir signalé leur existence.

La Norme internationale CEI 60749-26 a été établie par le comité d'études 47 de la CEI: Dispositifs à semiconducteurs.

Cette deuxième édition annule et remplace la première édition, publiée en 2003, et a été révisée en collaboration avec le comité d'études 101. Bien qu'elle ne contienne pas de modifications techniques majeures, référence est maintenant faite, si nécessaire, à la CEI 61340-3-1.

INTERNATIONAL ELECTROTECHNICAL COMMISSION

**SEMICONDUCTOR DEVICES –
MECHANICAL AND CLIMATIC TEST METHODS –****Part 26: Electrostatic discharge (ESD) sensitivity testing –
Human body model (HBM)**

FOREWORD

- 1) The International Electrotechnical Commission (IEC) is a worldwide organization for standardization comprising all national electrotechnical committees (IEC National Committees). The object of IEC is to promote international co-operation on all questions concerning standardization in the electrical and electronic fields. To this end and in addition to other activities, IEC publishes International Standards, Technical Specifications, Technical Reports, Publicly Available Specifications (PAS) and Guides (hereafter referred to as "IEC Publication(s)"). Their preparation is entrusted to technical committees; any IEC National Committee interested in the subject dealt with may participate in this preparatory work. International, governmental and non-governmental organizations liaising with the IEC also participate in this preparation. IEC collaborates closely with the International Organization for Standardization (ISO) in accordance with conditions determined by agreement between the two organizations.
- 2) The formal decisions or agreements of IEC on technical matters express, as nearly as possible, an international consensus of opinion on the relevant subjects since each technical committee has representation from all interested IEC National Committees.
- 3) IEC Publications have the form of recommendations for international use and are accepted by IEC National Committees in that sense. While all reasonable efforts are made to ensure that the technical content of IEC Publications is accurate, IEC cannot be held responsible for the way in which they are used or for any misinterpretation by any end user.
- 4) In order to promote international uniformity, IEC National Committees undertake to apply IEC Publications transparently to the maximum extent possible in their national and regional publications. Any divergence between any IEC Publication and the corresponding national or regional publication shall be clearly indicated in the latter.
- 5) IEC provides no marking procedure to indicate its approval and cannot be rendered responsible for any equipment declared to be in conformity with an IEC Publication.
- 6) All users should ensure that they have the latest edition of this publication.
- 7) No liability shall attach to IEC or its directors, employees, servants or agents including individual experts and members of its technical committees and IEC National Committees for any personal injury, property damage or other damage of any nature whatsoever, whether direct or indirect, or for costs (including legal fees) and expenses arising out of the publication, use of, or reliance upon, this IEC Publication or any other IEC Publications.
- 8) Attention is drawn to the Normative references cited in this publication. Use of the referenced publications is indispensable for the correct application of this publication.
- 9) Attention is drawn to the possibility that some of the elements of this IEC Publication may be the subject of patent rights. IEC shall not be held responsible for identifying any or all such patent rights.

International Standard IEC 60749-26 has been prepared by IEC technical committee 47: Semiconductor devices.

This second edition cancels and replaces the first edition, published in 2003, and has been revised in collaboration with technical committee 101. Whilst it does not contain any major technical changes, reference is now made, where necessary, to IEC 61340-3-1.

Le texte de cette norme est issu des documents suivants:

FDIS	Rapport de vote
47/1859/FDIS	47/1871/RVD

Le rapport de vote indiqué dans le tableau ci-dessus donne toute information sur le vote ayant abouti à l'approbation de cette norme.

Cette publication a été rédigée selon les Directives ISO/CEI, Partie 2.

Une liste de toutes les parties de la série CEI 60749, présentées sous le titre général *Dispositifs à semiconducteurs – Méthodes d'essais mécaniques et climatiques* peut être consultée sur le site web de la CEI.

Le comité a décidé que le contenu de cette publication ne sera pas modifié avant la date de maintenance indiquée sur le site web de la CEI sous "<http://webstore.iec.ch>" dans les données relatives à la publication recherchée. A cette date, la publication sera

- reconduite,
- supprimée,
- remplacée par une édition révisée, ou
- amendée.

IECNORM.COM: Click to view the full PDF of IEC 60749-26:2006

The text of this standard is based on the following documents:

FDIS	Report on voting
47/1859/FDIS	47/1871RVD

Full information on the voting for the approval of this standard can be found in the report on voting indicated in the above table.

This publication has been drafted in accordance with the ISO/IEC Directives, Part 2.

A list of all parts of IEC 60749 series, under the general title *Semiconductor devices – Mechanical and climatic test methods* can be found on the IEC website.

The committee has decided that the contents of this publication will remain unchanged until the maintenance result date indicated on the IEC web site under "<http://webstore.iec.ch>" in the data related to the specific publication. At this date, the publication will be

- reconfirmed;
- withdrawn;
- replaced by a revised edition, or
- amended.

IECNORM.COM: Click to view the full PDF of IEC 60749-26:2006

Withdrawn

DISPOSITIFS À SEMICONDUCTEURS – MÉTHODES D'ESSAIS MÉCANIQUES ET CLIMATIQUES –

Partie 26: Essai de sensibilité aux décharges électrostatiques (DES) – Modèle du corps humain (HBM)

1 Domaine d'application

La présente partie de la CEI 60749 établit une procédure normalisée pour les essais et la classification des dispositifs à semiconducteurs en fonction de leur sensibilité aux dommages ou de leur dégradation suite à leur exposition à des décharges électrostatiques (DES) sur un modèle de corps humain (HBM). Le but de cette norme est de fournir des résultats d'essai de DES HBM fiables et reproductibles de manière que des classifications précises puissent être réalisées.

Cette méthode d'essai est applicable à tous les dispositifs à semiconducteurs et elle est classée destructive.

Les essais de DES des dispositifs à semiconducteurs sont choisis entre la présente méthode d'essai, celle du modèle de machine (MM) (voir CEI 60749-27) ou toute autre méthode d'essai de la série CEI 60749. Les méthodes d'essai HBM et MM produisent des résultats similaires mais non identiques; sauf indication contraire, la présente méthode d'essai est celle qui prévaut.

NOTE Certains articles de cette méthode d'essai sont conformes à la CEI 61340-3-1.

2 Références normatives

Les documents de référence suivants sont indispensables pour l'application du présent document. Pour les références datées, seule l'édition citée s'applique. Pour les références non datées, la dernière édition du document de référence s'applique (y compris les éventuels amendements).

CEI 60749-27, *Dispositifs à semiconducteurs – Méthodes d'essais mécaniques et climatiques – Partie 27: Essai de sensibilité aux décharges électrostatiques (DES) – Modèle de machine (MM)*

CEI 61340-3-1, *Electrostatique – Partie 3-1: Méthodes pour la simulation des effets électrostatiques – Formes d'onde d'essai des décharges électrostatiques pour le Modèle du Corps Humain (HBM)*

3 Termes et définitions

Pour les besoins du présent document, les termes et définitions suivants sont applicables.

3.1

dispositif en essai

DEE

dispositif à semiconducteur soumis à l'essai de DES du HBM

SEMICONDUCTOR DEVICES – MECHANICAL AND CLIMATIC TEST METHODS –

Part 26: Electrostatic discharge (ESD) sensitivity testing – Human body model (HBM)

1 Scope

This part of IEC 60749 establishes a standard procedure for testing and classifying semiconductor devices according to their susceptibility to damage or degradation by exposure to a defined human body model (HBM) electrostatic discharge (ESD). The objective is to provide reliable, repeatable HBM ESD test results so that accurate classifications can be performed.

This test method is applicable to all semiconductor devices and is classified as destructive.

ESD testing of semiconductor devices is selected from this test method, the machine model (MM) test method (see IEC 60749-27) or other ESD test methods in the IEC 60749 series. The HBM and MM test methods produce similar but not identical results; unless otherwise specified, this test method is the one selected.

NOTE Certain clauses in this test method are in accordance with IEC 61340-3-1.

2 Normative references

The following referenced documents are indispensable for the application of this document. For dated references, only the edition cited applies. For undated references, the latest edition of the referenced document (including any amendments) applies.

IEC 60749-27, *Semiconductor devices – Mechanical and climatic test methods – Part 27: Electrostatic discharge (ESD) sensitivity testing – Machine model (MM)*

IEC 61340-3-1: *Electrostatics – Part 3-1: Methods for simulation of electrostatic effects – Human body model (HBM) electrostatic discharge test waveforms*

3 Terms and definitions

For the purposes of this document, the following terms and definitions apply.

3.1

device under test

DUT

semiconductor product subjected to HBM ESD test

3.2

défaillance du DEE

condition pour laquelle un DEE n'est pas conforme à un ou plusieurs paramètres spécifiés à la fin de l'essai de DES

3.3

tension de tenue de DES

niveau de tension de DES maximum appliqué qui ne provoque pas de dépassement des limites de défaillance pourvu que tous les DEE soumis à contrainte à des niveaux inférieurs aient également subi les essais avec succès

NOTE L'Article 3 de cette méthode d'essai est conforme à la CEI 61340-3-1 sauf pour les références particulières aux dispositifs.

4 Appareillage

4.1 Générateur de forme de DES du HBM

Cet appareil produit une impulsion de décharge de courant électrostatique simulant un événement de DES du HBM pour l'application au DEE. Le circuit de générateur de forme équivalente ainsi que les charges d'évaluation de l'appareil d'essai sont illustrées à la Figure 1.

4.2 Appareil de vérification de la forme d'onde

4.2.1 Généralités

L'appareil capable de vérifier l'impulsion de la forme d'onde de courant du HBM est défini dans la présente norme. Cet appareil comprend, entre autres, un système d'enregistrement de la forme d'onde, une résistance à haute tension et un transducteur de courant.

4.2.2 Système d'enregistrement de la forme d'onde

Le système d'enregistrement de la forme d'onde doit avoir une largeur de bande à action unique minimale de 350 MHz.

4.2.3 Charges d'évaluation

Deux charges d'évaluation sont nécessaires pour vérifier la fonctionnalité du générateur de formes d'onde:

- a) charge 1: un fil court-circuitant ;
- b) charge 2: une résistance de 500 Ω à inductance faible de valeur nominale appropriée avec une tolérance de ± 1 % pour les tensions qui seront utilisées pour la qualification de la forme d'onde.

La longueur des fils des charges d'évaluation (fil court-circuitant ou résistance) doit être aussi courte que possible et compatible avec une connexion de la charge d'évaluation aux broches de référence appropriées (A et B à la Figure 1) lors du passage à travers le transducteur de courant.

4.2.4 Transducteur de courant

Le transducteur de courant doit avoir une largeur de bande minimale de 350 MHz.

3.2

DUT failure

condition in which a DUT does not meet one or more specified parameters as a result of ESD test

3.3

ESD withstand voltage

maximum applied ESD voltage level that does not cause failure parameter limits to be exceeded provided that all DUTs stressed at lower levels have also passed

NOTE Clause 3 of this test method is in accordance with IEC 61340-3-1 except for the specific reference to devices.

4 Equipment

4.1 HBM ESD waveform generator

This equipment produces an electrostatic discharge current pulse simulating a HBM ESD event for application to the DUT. The equivalent waveform generator circuit and tester evaluation loads are illustrated in Figure 1.

4.2 Waveform verification equipment

4.2.1 General

Equipment capable of verifying the HBM current waveform is defined in this standard. This equipment includes but is not limited to a waveform recording system, a high-voltage resistor and a current transducer.

4.2.2 Waveform recording system

The waveform recording system shall have a minimum single shot bandwidth of 350 MHz.

4.2.3 Evaluation loads


Two evaluation loads are necessary to verify the functionality of the waveform generator:

- a) load 1: a shorting wire
- b) load 2: a 500 Ω with a tolerance of $\pm 1\%$ low inductance resistor appropriate rated for the voltages that will be used for waveform qualification.

The lead length of the evaluation loads (shorting wire or resistor) shall be as short as possible consistent with connecting the evaluation load to the appropriate reference terminals (A and B in Figure 1) while passing through the current transducer.

4.2.4 Current transducer

The current transducer shall have a minimum bandwidth of 350 MHz.



Légende

- 1 Générateur de forme d'onde de DES du HBM (nominalement 100 pF/ 1,5 kΩ)
- 2 Borne A
- 3 Interrupteur
- 4 Borne B
- 5 Dispositif soumis à l'essai (DEE)
- 6 Charge d'évaluation
- 7 Fil court-circuitant
- 8 Résistance $R = 500 \Omega$
- 9 Transducteur de courant

Figure 1 – Équivalent au générateur de formes d'onde de DES du HBM

Exigences de la Figure 1:


1. Les charges d'évaluation (7 et 8) sont spécifiées en 4.2.3.
2. Le transducteur de courant (9) est spécifié en 4.2.4.
3. L'inversion des bornes A (2) et B (4) pour réaliser une double polarité n'est pas autorisée.
4. L'interrupteur (3) est fermé de 10 ms à 100 ms après la période de livraison d'impulsions de chaque impulsion HBM pour s'assurer que le DEE et le support n'ont pas été laissés dans un état chargé.

NOTE 1 La performance du générateur de formes d'onde est fortement influencée par l'inductance et la capacité parasites.

NOTE 2 Il y a lieu de prendre des précautions dans la conception du générateur de formes d'onde pour éviter les transitoires de recharge et les impulsions doubles.

NOTE 3 Une résistance en série avec l'interrupteur assure une lente décharge du dispositif soumis à l'essai.

NOTE 4 L'Article 4 de cette méthode d'essai est conforme à la CEI 61340-3-1 sauf pour les références particulières aux dispositifs.

**Key**

- 1 HBM ESD waveform generator (nominally 100 pF / 1,5 kΩ)
- 2 Terminal A
- 3 Switch
- 4 Terminal B
- 5 DUT
- 6 Evaluation load
- 7 Shorting wire
- 8 Resistance $R = 500 \Omega$
- 9 Current transducer

Figure 1 – HBM ESD waveform generator equivalent

Requirements for Figure 1:

1. The evaluation loads (7 and 8) are specified in 4.2.3.
2. The current transducer (9) is specified in 4.2.4.
3. The reversal of terminals A (2) and B (4) to achieve dual polarity is not permitted.
4. The switch (3) is closed 10 ms to 100 ms after the pulse delivery period of each single HBM pulse to ensure that the DUT and any test fixture are not left in a charged state.

NOTE 1 The performance of the waveform generator is strongly influenced by parasitic capacitance and inductance.

NOTE 2 Precautions should be taken in the design of the waveform generator to avoid recharge transients and double pulses.

NOTE 3 A resistance in series with the switch would ensure a slow discharge of the DUT.

NOTE 4 Clause 4 of this test method is in accordance with IEC 61340-3-1 except for the specific reference to devices.

5 Exigences de forme d'onde de courant du HBM

5.1 Généralités

Avant les essais du DEE, la qualification du générateur de formes d'onde de DES du HBM doit assurer l'intégrité de la forme du courant de décharge à travers un fil court-circuitant et une charge résistive. Les exigences de la forme d'onde du fil court-circuitant sont spécifiées dans les Figures 2a et 2b pour toutes les tensions positives et négatives définies dans le Tableau 1, tandis que les exigences de forme de la charge résistive pour $\pm 1\ 000\ V$ sont illustrées à la Figure 3 et au Tableau 1.

Tableau 1 – Spécification de formes d'onde

Niveau	I_{PS} , courant de crête à travers un fil court-circuitant A ($\pm 10\%$)	I_{PS} , courant de crête à travers une résistance de $500\ \Omega$ A	Tension équivalente V
1	0,17	–	250
2	0,33	–	500
3	0,67	0,375 à 0,550	1 000
4	1,33	–	2 000
5	2,67	–	4 000
6	5,33	–	8 000

5 HBM current waveform requirements

5.1 General

Prior to DUT testing, the HBM ESD waveform generator qualification shall ensure waveform integrity of the discharge current through both a shorting wire and a resistive load. The shorting wire waveform requirements are specified in Figures 2a and 2b for all positive and negative voltages defined in Table 1, while the resistive load waveform requirements for $\pm 1\ 000\ \text{V}$ are shown in Figure 3 and Table 1.

Table 1 – Waveform specification

Level	I_{PS} peak current through a shorting wire A ($\pm 10\%$)	I_{PS} peak current through a $500\ \Omega$ resistor A	Equivalent voltage V
1	0,17	–	250
2	0,33	–	500
3	0,67	0,375 to 0,550	1 000
4	1,33	–	2 000
5	2,67	–	4 000
6	5,33	–	8 000




Figure 2a – Forme d'onde de courant type au travers d'un fil court-circuitant (t_r)




Figure 2b – Forme d'onde de courant type au travers d'un fil court-circuitant (t_d)

Figure 2 – Formes d'onde de courant type

Exigences pour la Figure 2:

L'impulsion de courant doit remplir les exigences suivantes:

1. t_r est le temps de montée d'impulsion 2 ns à 10 ns;
2. t_d est le temps de décroissance d'impulsion 150 ns \pm 20 ns;
3. I_r est l'oscillation de crête à crête maximale autorisée et doit être inférieure à 15 % de I_{ps} , lorsque la mesure est parallèle à la forme d'onde de courant, et que la décroissance ne présente aucune oscillation visible 100 ns après le début de l'impulsion.




Figure 2a – Typical current waveform through a shorting wire (t_r)




Figure 2b – Typical current waveform through a shorting wire (t_d)

Figure 2 – Typical current waveforms

Requirements for Figure 2:

The current pulse shall meet the following requirements:

1. t_r is the pulse rise time 2 ns to 10 ns;
2. t_d is the pulse decay time 150 ns \pm 20 ns;
3. I_r is the maximum allowed peak-to-peak ringing and must be less than 15 % of I_{ps} when measured parallel to the current waveform, and decay with no observable ringing 100 ns after the start of the pulse.




Figure 3 – Forme d'onde de courant type à travers une résistance de 500 Ω

Exigences pour la Figure 3:

L'impulsion de courant doit répondre aux caractéristiques suivantes:

t_r temps de montée d'impulsion de 5 ns à 25 ns.

5.2 Qualification et vérification de la forme d'onde

La qualification de l'appareil doit être réalisée au cours de l'essai de réception initial. La requalification est exigée lorsque les réparations d'appareils sont effectuées en affectant éventuellement la forme d'onde. De plus, les formes d'onde doivent être vérifiées régulièrement. Si un dispositif d'essai fixe ou une carte imprimée sont utilisés pour effectuer l'essai du DEE, le dispositif fixe (carte) doit aussi être utilisé pendant les essais de qualification de l'appareil. Dans le cas où la forme d'onde n'est plus conforme aux paramètres décrits au Tableau 1 et dans les Figures 2a, 2b et 3, tous les essais de DES effectués après les précédentes vérifications de la forme d'onde doivent être considérés comme non valides.

NOTE L'Article 5 de cette méthode d'essai est conforme à la CEI 61340-3-1 sauf pour les références particulières aux dispositifs.

6 Considérations relatives à l'évaluation spécifique des dispositifs

6.1 Taille de l'échantillon et conditions d'essai

Dans l'industrie des semiconducteurs, l'évaluation de DES type utilise un échantillonnage de trois dispositifs, chacun d'entre eux étant testé en appliquant une impulsion positive et une impulsion négative avec un intervalle d'impulsion de 300 ms.

6.2 Broche du cas le plus défavorable ou carte de qualification standard

6.2.1 Généralités

L'équipement de qualification doit être effectué par mesure du courant de décharge avec la combinaison de broche du cas le plus défavorable sur la carte DEE, comme spécifié en 6.2.2. Cette méthode doit être utilisée si l'équipement est construit en utilisant un générateur à décharge simple qui peut être connecté à toutes les broches du support sur la carte DEE par commutation des relais.




Figure 3 – Typical current waveform through a 500 Ω resistor

Requirements for Figure 3:

The current pulse shall meet the following characteristics:

t_r pulse rise time 5 ns to 25 ns.

5.2 Waveform qualification and verification

Equipment qualification shall be performed during initial acceptance testing. Re-qualification is required whenever equipment repairs are made that may affect the waveform. Additionally, the waveforms shall be verified periodically. If a test fixture or circuit board is used to perform DUT testing, the test fixture (board) shall also be used during equipment qualification tests. In case the waveform no longer meets the waveform parameters described in Table 1 and Figures 2a, 2b and 3, all ESD testing performed after the previous satisfactory waveform check shall be considered invalid.

NOTE Clause 5 of this test method is in accordance with IEC 61340-3-1 except for the specific reference to devices.

6 Device specific evaluation considerations

6.1 Sample size and test conditions

In the semiconductor industry the typical ESD evaluation uses a sample size of three devices each of which is tested using one positive and one negative pulse with a pulse interval of 300 ms.

6.2 Worst-case pin or standard qualification board

6.2.1 General

Equipment qualification shall be made by discharge current measurement with a worst-case pin combination of DUT board, as specified in 6.2.2. This method shall be used if the equipment is constructed using a single discharge generator which can be connected to all pins of the socket on the DUT board by switching of relays.

Les générateurs à décharges multiples doivent être qualifiés en utilisant la carte de qualification standard telle que spécifiée en 6.2.3. Cette méthode doit être utilisée si l'équipement est construit en utilisant une grande quantité de paires de broches de la carte DEE et du circuit d'essai et chaque circuit d'essai est connecté à seulement une simple paire de broches sur la carte DEE

6.2.2 Broche du cas le plus défavorable

La combinaison de broche du cas le plus défavorable pour chaque support et pour chaque carte DEE doit être identifiée et documentée. Il est recommandé que les fabricants fournissent les données de broches du cas le plus défavorable avec chaque carte DUT. La combinaison de broche avec la forme d'onde la plus proche des limites (voir Tableau 1) doit être désignée pour la vérification de la forme d'onde.

La combinaison de broche du cas le plus défavorable doit être identifiée par la procédure qui suit:

- a) Pour chaque support d'essai, identifier la broche de support avec le chemin de câblage le plus court entre le circuit générateur d'impulsions et le support d'essai. Connecter cette broche à la borne B (où elle restera la broche de référence pendant toute la recherche de broche du cas le plus défavorable) et connecter une des broches restantes à la borne A. Fixer un fil court-circuitant entre ces broches avec la sonde de courant autour du fil court-circuitant, aussi près de la borne B que cela est possible en pratique.
- b) Appliquer au moins une impulsion positive de 4 000 V et une impulsion négative de 4 000 V et vérifier que la forme d'onde satisfait aux exigences définies au Tableau 1 pour les impulsions tant positives que négatives.
- c) Répéter les étapes a) et b) jusqu'à ce que toutes les broches soient évaluées.
- d) Déterminer la paire de broches du cas le plus défavorable (dans les limites et le plus près possible des valeurs minimale et maximale de paramètre comme spécifié au Tableau 1) pour être utilisée pour la vérification future des formes d'ondes.
- e) Pour la vérification initiale de carte, connecter une résistance de 500 Ω entre les broches du cas le plus défavorable précédemment identifiées avec le fil court-circuitant à l'étape d). Appliquer une impulsion positive et négative de 4 000 V et vérifier que la forme d'onde satisfait aux exigences définies dans le Tableau 1.

NOTE Comme variante à la recherche de la broche du cas le plus défavorable, la paire de broches de référence peut être identifiée pour chaque support d'essai de chaque fixation d'essai. Il convient que la combinaison de broches de référence soit identifiée en déterminant la broche de support avec le chemin de câblage le plus court entre le circuit générateur d'impulsions et le support d'essai. Connecter cette broche à la borne B puis connecter la broche de support avec le chemin de câblage le plus long du circuit de génération d'impulsions au support d'essai à la borne A (normalement fournie par le fabricant). Fixer un fil court-circuitant entre ces broches et la sonde de courant autour du fil de court-circuit. Suivre la procédure de l'étape b). Pour la vérification initiale de carte, connecter une résistance de 500 Ω entre les broches de référence. Appliquer une impulsion positive et négative de 4 000 V et vérifier que la forme d'onde satisfait aux paramètres définis au Tableau 1.

6.2.3 Carte de qualification standard

La carte de qualification standard doit satisfaire aux exigences suivantes:

- a) les dimensions de la carte de qualification standard doivent être les mêmes que celles de la carte du DEE ;
- b) la longueur précise des fils internes de la carte de qualification standard, entre l'équipement et les bornes utilisées pour la connexion aux charges d'évaluation, doit être spécifiée dans la spécification appropriée.

Multiple discharge generators shall be qualified using the standard qualification board specified in 6.2.3. This method shall be used if the equipment is constructed to use a large number of pairs of pins of the DUT board and each test circuit is connected to only a single pin of the DUT board.

6.2.2 Worst-case pin

The worst-case pin combination for each socket and DUT board shall be identified and documented. It is recommended that the manufacturers supply the worst-case pin data with each DUT board. The pin combination with the waveform closest to the limits (see Table 1) shall be designated for waveform verification.

The worst-case pin combination shall be identified by the following procedure:

- a) For each test socket, identify the socket pin with the shortest wiring path from the pulse generating circuit to the test socket. Connect this pin to terminal B (where it will remain the referenced pin throughout the worst-case pin search) and connect one of the remaining pins to terminal A. Attach a shorting wire between these pins with the current probe around the shorting wire, as close to terminal B as practicable.
- b) Apply at least one positive 4 000 V pulse and at least one negative 4 000 V pulse and verify that the waveform meets the requirements defined in Table 1 for both positive and negative pulses.
- c) Repeat steps a) and b) until all socket pins have been evaluated.
- d) Determine the worst-case pin pair (within the limits and closest to the minimum or maximum parameter values as specified in Table 1) to be used for future waveform verification.
- e) For initial board check-out, connect a 500 Ω resistor between the worst-case pins previously identified with the shorting wire in step d). Apply a positive and negative 4 000 V pulse and verify that the waveform meets the requirements defined in Table 1.

NOTE As an alternative to the worst-case pin search, the reference pin pair may be identified for each test socket of each test fixture. The reference pin combination should be identified by determining the socket pin with the shortest wiring path from the pulse generating circuit to the test socket. Connect this pin to terminal B and then connect the socket pin with the longest wiring path from the pulse generating circuit to the test socket to terminal A (normally provided by the manufacturer). Attach a shorting wire between these pins with the current probe around the shorting wire. Follow the procedure in step b). For the initial board check-out, connect a 500 Ω resistor between the reference pins. Apply a positive and negative 4 000 V pulse and verify that the waveform meets the requirements defined in Table 1.

6.2.3 Standard qualification board

The standard qualification board shall satisfy the following requirements:

- a) the size for the standard qualification board shall be the same size as is used for the DUT board;
- b) the specific length of internal wires of the standard qualification board, between equipment and the terminals used to connect with evaluation loads, shall be specified in the applicable specification.

7 Procédure de classification

7.1 Exigences pour les dispositifs

Les dispositifs utilisés pour les essais de classification doivent avoir subi toutes les opérations normales de fabrication.

7.2 Sélection des dispositifs

Avant les essais de DES, les essais paramétriques et fonctionnels, dans des conditions requises par la fiche technique applicable ou par la spécification d'essai, doivent être réalisés sur tous les dispositifs soumis aux essais de DES. Un essai de bande de garde est également autorisé. Les dispositifs d'essai doivent satisfaire aux exigences des fiches techniques de dispositifs pour ces paramètres.

7.3 Caractérisation des dispositifs

Un échantillon de plusieurs dispositifs (par exemple trois) pour chaque niveau de tension doit être caractérisé pour le seuil de défaillance de DES de dispositif en utilisant les paliers de tension indiqués au Tableau 1. Des paliers de tension plus fins peuvent éventuellement être utilisés pour obtenir une mesure plus précise du seuil de défaillance. Il convient que les essais de DES commencent au palier le plus faible du Tableau 1 mais peuvent commencer à n'importe quel niveau. Cependant, si un niveau de tension supérieur est appliqué et que le dispositif présente une défaillance, l'essai doit être repris avec un nouveau dispositif au niveau inférieur suivant. L'essai de DES doit être réalisé à température ambiante.

7.4 Niveaux de contrainte des dispositifs

Chaque échantillon de dispositifs (par exemple trois) doit être soumis à une contrainte de niveau de tension en utilisant une impulsion positive et une impulsion négative avec un minimum de 300 ms entre les impulsions par broche pour toutes les combinaisons de broches spécifiées au Tableau 2. Il est permis d'utiliser un échantillon séparé de plusieurs dispositifs (par exemple trois) pour chaque combinaison de broches spécifiée au Tableau 2. Il est permis d'utiliser le même échantillon (par exemple 3) au niveau de contrainte de tension immédiatement supérieur si tous les dispositifs passent les critères de défaillance spécifiés à l'Article 8 après exposition aux DES à un niveau de tension spécifié.

7.5 Combinaisons de broches

Les combinaisons de broches à utiliser sont données au Tableau 2. Le nombre réel de combinaisons de broches dépend du nombre de groupes de broches de puissance. Les broches de puissance de même nom (V_{CC1} , V_{CC2} , V_{SS1} , V_{SS2} , GND, etc.) qui sont directement connectées par du métal (à l'intérieur du boîtier) peuvent être liées ensemble et traitées comme une broche pour la connexion de la borne B. Sinon, chaque broche de puissance doit être traitée comme une broche de puissance séparée. Il convient que les broches de programmation qui ne tirent pas de courant soient considérées comme des broches d'E/S (exemple: broches V_{PP} sur les dispositifs de mémoire). Des dispositifs discrets actifs (FETs, transistors, etc.) doivent être essayés en utilisant toutes les combinaisons de paire de broches (une broche connectée à la borne A, une autre broche connectée à la borne B) sans prendre en compte la désignation de la broche ou de la fonction. Toutes les broches configurées comme broches «sans connexion» doivent être vérifiées comme telles et laissées ouvertes (flottantes) en tout temps (les broches «sans connexion» ne doivent pas être essayées car une décharge anormale entre les broches «sans connexion» et la broche suivante peut se produire). Les broches désignées «sans connexion», qui sont en fait connectées doivent être soumises aux essais comme des broches n'assurant pas l'alimentation.